Requested Patent:

JP2024584A

Title:

PREPARING METHOD OF TEST PATTERN;

Abstracted Patent:

JP2024584;

Publication Date:

1990-01-26 :

Inventor(s):

KATO JUNKO;

Applicant(s):

NEC CORP;

Application Number:

JP19880175811 19880713;

Priority Number(s):

IPC Classification:

G01R31/28; G06F9/06; G06F11/22; G06F15/20; G06F15/60;

Equivalents:

ABSTRACT:

PURPOSE:To prepare a test pattern efficiently by altering the conditions at the time of generation of a pattern automatically while watching the situation of the generation.

CONSTITUTION:After a group 2 of conditions on the specification of a sphere of assuming an object fault of a logic circuit 1, the setting of a fixed value of a pin, etc. are inputted in a stack in a condition discriminating process 3, an arbitrary condition out of them is set in a condition setting process 4 and a test pattern input 8 is generated according to this condition in a pattern generating process 5. For this input 8, fault simulation is conducted in a fault simulation process 6. As the result, a judgement as to whether switching should be made over to pattern generation according to another condition of the condition group 2 or not is made in a condition shift judging process 7, with a rate of detection used as a criterion of judgement, for instance. When the condition is switched over, a return is made to the condition setting process 4 and the pattern generation is continued. By repeating the above operations until satisfaction is found, a test pattern 9 is prepared.

⑪ 日本 国 特 許 庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-24584

Sint. Cl. 5	識別記号	广内整理番号	❸公開	平成 2年(1990) 1月26日
G 01 R 31/28 G 06 F 9/06 11/22 15/20 15/60	430 G 310 B D 360 D	7361-5B 7368-5B 7230-5B 8125-5B 6912-2G G 01 審査請求		Q 前求項の数 1 (全 3 頁)

3発明の名称 テストパターン作成方法

②特 顧 昭63-175811

②出 願 昭63(1988)7月13日

@発 明 者 加 藤 純 子 東京都港区芝5丁目33番1号 日本電気株式会社内

⑩出 顋 人 日本電気株式会社 東京都港区芝5丁目33番1号

19代理人 弁理士内原 晋

明細一四

発明の名称

テストパターン作成方法

特許請求の範囲

論理回路のテストパターン作成方法において、外部の指定されたテストパターン発生時の発生を発生を発生した。 前記条件機別工程により鑑別された条件、初日意の条件機別工程により鑑別された条件機別工程によりを主要として、可能を受ける条件によりを生まり、自己では、のの体により発生を行うパターン発生工程により発生したがある。 カーンの放降シミュレーションを行うレーション工程と、前記放降シュミレーションを行うレーションを行うレーションを行うレーションを行うレーションに表して、がターンを開発とする。 大力により前記条件機別工程と他の条件を対定した。 対力により前記条件機とするテストパターン作成方法。

・発明の詳細な説明

(産業上の利用分野)

本発明はテストパターン作成方法に関し、特に パターン発生の状況をみながら、その発生時の 条件を自動的に変更することにより、効率よく テストパターンの作成を行うテストパターン作成 方法に関する。

〔従来の技術〕

従来のテストパターン作成方法においては、 ある特定な条件の下でテストパターン入力を発生 させ、故障シミレーションを行って評価し、必要 があれば条件を変更してテストパターン発生を 再実行し、満足するテストパターンが得られるま で、上記の工程を繰り返す方法が取られていた。 〔発明が解決しようとする課題〕

上述した従来のテストパターン作成方法は、一回の実行ごとにパターン発生の効率を評価し、 条件変更を検討するため、特に大規模回路で一回 の実行が長時間になる場合、効果の薄い条件で 実行を続けてしまうという欠点がある。 また、条件を小刻みに変えてテストしたい場合などでは、その条件毎に実行時間を分割して別々に実行を行う必要があるという問題点がある。

本発明の目的は、パターン発生の状況を見なが 5発生時の条件を自動的に変更することにより、 効率よくテストパターンを作成するテストパター ン作成方法を提供することにある。

(課題を解決するための手段)

 パターン発生への移行を判定する条件移行判定 工程とを含んで構成されている。

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

9 を作成する。設定条件の切り変え判定基準としては、シミュレーション時間、検出率などがある

第2図は条件設定工程の一実施例のプログベスを である。初回の条件設定時には条件群を出し、条件スタックに格納し、条件を一つ取り出するもので、ない、ないで、おびに設定するので、ない、ない、条件設定時には、条件の条件を取り出し、では、条件以降フラグがで、ない、条件以降フラグが立っていない時は何もしない。

ここでは条件をすべて設定し終えたらパターン 発生を終了する。スタックによる実施例を述べた が、条件を繰り返し設定し続けることのできる ようにプログラムコントロールによる実行も可能 である。

第3図は条件移行判定工程7の流れ図である。 故障シミュレーション6の結果、満足のいくパ

ターン発生ができた時、あるいは終了条件を満た した時、条件移行フラグを立て、それ以外の時は 条件移行フラグをオフにする。

(発明の効果)


以上説明したように、本見明はパターン発生の 状況を見ながら発生時の条件を自動的に変更する ことにより、効率よくテストパターンを作成する という効果を有する。

図面の簡単な説明

第1回は本発明の一実施例の流れ図、第2回は 条件設定工程の処理概要図、第3回は条件移行 判定工程の流れ図である。

1 ……論理回路、2 ……パターン発生条件群、3 ……条件識別工程、4 ……条件設定工程、5 …… パターン発生工程、6 …… 故障シミュレーション工程、7 ……条件移行判定工程、8 ……テストパターン入力、9 ……テストパターン。

代理人 弁理士 內 原 智



4.